关于windows10vivado的信息

admin 06-02 46阅读 0评论

本文目录一览：

1、win10系统ise14.7无法扫到片子
2、vivado安装问题
3、超详细-Vivado配置Sublime+Sublime实现VHDL语法实时检查
4、modelsim仿真不出波形显示win64错误?
5、vivado2018是否支持xp

win10系统ise14.7无法扫到片子

1、Xilinx下载电缆找不到的问题原先在Win7下电缆去驱动是自己安装的，没有这个烦恼，Win10下虽然也会自己安装，但是在iMpact或ChipScope下面会提示找不到电缆错误。

2、在Windows搜寻栏输入应用和功能，然后点选打开。在应用和功能中，您可以选择名称、大小或安装日期作为排序方式，以及选择所有磁盘驱动器或是特定磁盘驱动器作为筛选依据。或是您也可以在搜寻此列表的字段中输入想要卸载程序的文字，您将会在下方列表中看到搜寻结果。

3、之所以出现这样的状况的话，应该是系统不兼容的原因，所以在这方面的话就要注意的，可以适当的调节一下系统。

4、ise17可以在win7下安装，在win1064位系统下安装，反倒会出问题。

5、could not create the java virtual machine是由于打jar包的时候-jar左右两边跟引号之间没有加空格引起的。

关于windows10vivado的信息

vivado安装问题

1、先解压压缩包，磁盘空间够可以直接解压到当前文件夹，安装完成之后再删掉即可。打开解压后的文件夹，找到安装文件。tip：打开文件夹后最下方的文件就是它。进入到Vivado13安装界面，然后再点击右下角的Next进入下一步。安装版本选择。一共有4个版本可供选择。选择之后点击Next。

2、vivado安装如下：首先下载vivado webpack installer，目前最新版本为2011。开始安装，可以选择VIvado HL Webpack版本点击next继续安装。接下来的一步可以使用默认选项继续安装，但是这样占用的存储空间比较大。也可以使用如用所示的最小安装方式。接下来就是比较漫长的安装过程了。

3、使用Vivado制作FPGA的简要流程在Windows下安装XilinxVivadoDesignSuite：XilinxVivadoDesignSuite安装文件，解压后得到安装目录：运行xsetup.exe文件，进入安装程序。如果提示要更新就直接点continue关掉。选一些根本看都不会看的Iagree.选第二个或者第三个应该都可以。

4、你好，我的系统是win7的，装vivado2014也遇到过与您相同的问题，尝试了很多遍之后终于行了。把电脑里的ise 17卸载了再装vivado就行了，虽然原因不明。您可以试一下这个方法。把ise重新装一次就是了。

5、可能程序不兼容，可以更换个版本试试。另外建议参考下程序对配置的要求。或者右键需要运行的程序选择兼容性用兼容模式运行试试。

超详细-Vivado配置Sublime+Sublime实现VHDL语法实时检查

1、准备工作步骤一：Sublime Text 安装 - 选择最新版本的Sublime Text 2022，确保它已安装并运行在你的电脑上。环境变量配置 - 打开系统设置，找到Path环境变量，添加Sublime Text的可执行文件路径，确保命令行可以识别。

2、在这一阶段，推荐的教材是《Verilog传奇》、《Verilog HDL高级数字设计》或者是《用于逻辑综合的VHDL》。不看书也能写出个三段式状态机就可以进入下一阶段了。

modelsim仿真不出波形显示win64错误?

这个问题可能是由于在使用ModelSim进行仿真时，未正确安装或配置所导致的。以下是一些常见的解决方法：确认你的ModelSim版本是否与你的操作系统兼容。如果你的操作系统是64位的，那么你应该使用64位的ModelSim版本。检查是否已经正确地配置了ModelSim的环境变量。

modelsim仿真不出波形的原因是你的代码编写有误，或者你的仿真脚本(nativelink)设置有误。解决办法：遇到这种问题，解决思路很简单，查看Modelsim仿真软件的Transcript窗口中的报告内容。

看不到信号很可能是因为modelsim默认开启优化功能，默认就把你的信号全都给优化掉了，这个功能备受大家诟病啊。可以试试这样：Start simulation的时候，下面有个优化的复选框，不要选中它，应该就行啦。

首先可能是输入激励波形不对，或者testbench文件编写得不对，可以在波形界面查看输入信号是否正确；其次可能是被测模块有功能问题，可仔细查看被测模块的逻辑方面；最后就是modelsim软件的操作方面，源文件需要全部编译，而且要没有错误，仿真时要选中work里的激励文件的模块。

第一：Modelsim是不是真的破解好了，我用的版本每次都得该电脑的时间到2008第二：确定是个.v文件，因为modelsim只能处理.v不能处理图形第三：setting---simulation那里要选择modelsim altera 什么的有没有设置好。还有tools---option 那里选择modelsim.exe的路径。

这几行提示和不出波形没有关系，这种错误通常是由时序违规引起的，可以在quartus中通过静态时序分析找出违规的地方进行改进，一般通过了静态时序分析（约束要完整）就不会有上面的提示了。另外仿真文件的激励要符合你加的输入约束。